Descriptif
Donner aux étudiants les bases théoriques et pratiques de l’IA frugale pour l’embarqué,
et les amener à concevoir, optimiser et déployer un modèle de deep learning sur FPGA.
L’accent est mis sur les compromis précision / latence / ressources (BRAM, DSP, bande
passante) et sur la comparaison entre déploiement via compilateur (DPU/Vitis AI) et
architectures dédiées en RTL/HLS, dans le cadre d’une application temps réel complète
Objectifs pédagogiques
Concevoir, optimiser et déployer une IA frugale sur FPGA, en maîtrisant les compromis précision, latence et ressources.
Diplôme(s) concerné(s)
- M2 EE - Maj. SETI - Systèmes Embarqués et Traitement de l'Information
- M2 DAIIG - Maj. DATAAI - Data and Artificial Intelligence
Parcours de rattachement
Pour les étudiants du diplôme M2 EE - Maj. SETI - Systèmes Embarqués et Traitement de l'Information
Bases en apprentissage automatique (UE C0 ou équivalent)
Programmation C/C++ et Python, familiarité avec Linux
Connaissances FPGA / logique numérique appréciées
Connaissances en architecture des processeurs (A0) recommandées
Format des notes
Numérique sur 20Littérale/grade européenPour les étudiants du diplôme M2 DAIIG - Maj. DATAAI - Data and Artificial Intelligence
Le rattrapage est autorisé (Note de rattrapage conservée)- Crédits ECTS acquis : 3 ECTS
Pour les étudiants du diplôme M2 EE - Maj. SETI - Systèmes Embarqués et Traitement de l'Information
Vos modalités d'acquisition :
EF*40%+CC*60%
L'UE est acquise si Note finale >= 10- Crédits ECTS acquis : 3 ECTS
Programme détaillé
8 séances combinant cours et TP. Chaque séance introduit d’abord les concepts théoriques et les méthodes d’optimisation, puis les met en pratique sur FPGA à travers des exercices de déploiement, de mesure et d’optimisation.
