v2.3.3 (2851)

Enseignement scientifique & technique - ELECINF102 : Processeurs et Architectures Numériques

Domaine > Electronique, Informatique.

Descriptif

Objectif global: la compréhension:
- des méthodes et des concepts nécessaires à la réalisation de systèmes numériques intégrés,
- de la notion de performance de ces systèmes, en faisant le lien entre le monde virtuel de la logique booléenne (les modèles) et le matériel (la technologie).
Objectif opérationnel: savoir analyser et concevoir l'architecture logique d'un "petit" microprocesseur.
Objectif culturel: à partir, entre autres, de la notion de performance, comprendre les évolutions du domaine.

Les méthodes et les concepts utilisées en architecture de circuits numériques seront à la fois présentés et pratiqués, notamment au cours des TP qui sont obligatoires. En effet, s'il n'est peut être pas impossible, dans certaines conditions, de travailler une matière "à la maison", il est impossible d'y apporter les bancs de mesures et les maquettes nécessaires à l'apprentissage par la pratique. Ainsi chaque absence (non validée par la Direction de la Formation Initiale) d'un étudiant entraîne -1 point à la note du Module ENI de cet étudiant. Chaque séance de TP dure 3 heures (2 fois 90mn séparées d'une pause de 15mn).

Objectifs pédagogiques

La logique booléenne et la logique séquentielle seront successivement abordées pour aboutir aux machines à états synchrones sur lesquelles sont fondées la majorité des circuits intégrés numériques (microprocesseurs, circuits logiques programmables, circuits de traitement de signal...). Enfin, un modèle de performances (vitesse de traitement) de la logique sera bâti en se basant sur un modèle physique simple de la technologie.

nombre d'heure en présentiel

27

nombre de blocs

18

Volume horaire par type d'activité pédagogique : types d'activité

  • Leçon : 9
  • Travaux dirigés : 6
  • Travaux pratiques : 12

Diplôme(s) concerné(s)

UE de rattachement

Format des notes

Numérique sur 20

Pour les étudiants du diplôme Diplôme d'ingénieur

Vos modalités d'acquisition :

Le contrôle est constitué:

- D' éventuels QCMs situés au cours du module

- D'un devoir surveillé sans documents, d'une durée de 1h30

Le rattrapage est autorisé (Note de rattrapage conservée écrêtée à une note seuil)

    Le coefficient de l'UE est : 18

    L'UE est évaluée par les étudiants.

    Programme détaillé

    Leçons 1/2: Introduction aux systèmes logiques, du temps de propagation au temps de calcul
    TP 1 : Introduction à SystemVerilog et aux circuits logiques programmables
    Leçon 3 : Le temps qui passe, les traitements séquentiels et les horloges.
    TD 1: Logique séquentielle synchrone.
    TP 2: Mise en oeuvre de la logique séquentielle sur circuit logique programmable.

    TD 2: Représentation des nombres, opérateurs de calcul séquentiels et combinatoires

    TP 3: Réalisation d'un désobfuscateur audio

    TD 3: Introduction aux automates matériels

    TP 4: Le parcours d'un labyrinthe

    Leçons 4/5: Architecture d'un microprocesseur : Le NanoProcesseur

    TP 5: Le Nanoprocesseur

    Leçon 6 : Les systèmes numériques intégrés, historique, évolutions, performances

    Documents distribués & bibliographie
    Polycopiés : Processeurs et architectures numériques, Textes de TD et de TP.

    Mots clés

    Méthodes et concepts pour l'étude des systèmes numériques intégrés, performance, microprocesseurs. Evolutions du domaine.

    Support pédagogique multimédia

    Oui

    Veuillez patienter