v2.11.0 (5747)

Enseignement de Master - ECE_5IC01_TP : Algorithms and Architectures for Digital Computing (A2HW)

Domaine > Electronique.

Descriptif

Ce cours est un cours du Master 2 ICS et il est donné en anglais.

Cette unité d’enseignement traite du traitement de l’information sur des processeurs matériels dédiés. Une mise en œuvre matérielle de qualité exige des compromis performance-coût permettant de répondre efficacement aux besoins de l’application tout en respectant les contraintes technologiques du support matériel.  L’objectif de cette UE est de familiariser les étudiants avec les principales techniques de mise en œuvre, d’amélioration de la performance et de réduction de coût.  Les opérateurs concernés par les études sont ceux typiquement utilisés dans les algorithmes de traitement du signal/image.

Objectifs : A l’issue de cette formation, il est attendu que l’élève ait acquis les compétences pour résoudre des problèmes communs de la conception d’architectures dédiées : établir des modèles de performances et coût, comparer des architectures, proposer des solutions architecturales optimisées (en surface, en vitesse, ...). La résolution d’un certain nombre d’exercices d’application constitue une part significative du travail personnel de l’élève et contribue en beaucoup à l’atteinte des objectifs de cette UE.

30 heures en présentiel (20 blocs ou créneaux)

Diplôme(s) concerné(s)

Format des notes

Numérique sur 20

Littérale/grade européen

Pour les étudiants du diplôme Diplôme d'ingénieur

L'UE est acquise si Note finale >= 10
  • Crédits ECTS acquis : 3 ECTS
  • Crédit d'Option 3A acquis : 3

La note obtenue rentre dans le calcul de votre GPA.

Pour les étudiants du diplôme Programme de mobilité des établissements français partenaires

Pour les étudiants du diplôme Master M2 - Integration, Circuits and Systems

L'UE est acquise si Note finale >= 10
  • Crédits ECTS acquis : 3 ECTS

Programme détaillé

 

Veuillez patienter